This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(54) SEMICONDUCTOR DEVICE

(11) 2-235356 (A)

(43) 18.9.1990 (19) JP


(21) Appl. No. 64-56619 (22) 8.3.1989

(71) MITSUBISHI ELECTRIC CORP (72) KAZUYA IKEDA(1)

(51) Int. Cl⁵. H01L21/66,G01R31/26,H01L27/04

PURPOSE: To prevent the damage of a chip by installing a pad on a dicing line on the peripheral part of a chip, which pad is used to input a signal to the chip or to output a signal from the chip at the time of test in the water

CONSTITUTION: On the dicing line 3 of a semiconductor device a pad 4 is arranged and a signal is inputted and outputted by using this pad 4. At the time of test in the wafer state, a pin is brought into contact with the pad 4, so that the pad 2 in a chip 1 turning to a product is not damaged at all for testing. Further, the possibility that aluminum scrap drops on the chip 1 being made into a product can be reduced.



(54) TESTING METHOD OF SEMICONDUCTOR DEVICE

(11) 2-235357 (A)


(43) 18.9.1990 (19) JP

(21) Appl. No. 64-56740 (22) 8.3.1989 (71) FUJITSU LTD (72) HEIHACHI OCHIKA

(51) Int. Cls. H01L21/66, H01L29/784

PURPOSE: To reduce the irregularity of product quality by a method wherein, after X-ray irradiation, annealing is performed, and then breakdown strength of a gate oxide film is tested.

CONSTITUTION: Before the breakdown strength of a gate oxide film of an MOS transistor on a semiconductor substrate is tested, X-ray irradiation and annealing are performed. At the lower part of a processing chamber of an X-ray irradiation apparatus, a stage 3 is arranged on which a semiconductor substrate 10 is mounted, and X-ray whose dosage is 1J/cm2 is projected from an X-ray hradiation head 2 installed on the upper part of the processing chamber 1. An annealing furnace is provided with a feeding inlet 4a and a discharging vent 4b for atmospheric gas, and constituted of a furnace core tube 4 heated by a heater 5, into which furnace tube atmospheric gas composed of nitrogen and hydrogen is introduced, thereby heating a semiconductor substrate 10 mounted on a holder 6 at 450°C for 30min. After the above annealing, the breakdown-strength of a gate oxide film is tested, and the irregularity of product quality can be reduced.



(54) CONNECTION METHOD OF MULTILAYER WIRING

(11) 2-235358 (A) (21) Appl. No. 64-56642 (22) 8.3.1989


(43) 18.9.1990 (19) JP


(71) MITSUBISHI ELECTRIC CORP (72) KOJI EGUCHI

(51) Int. Cl⁵. H01L21/90

PURPOSE: To realize multilayer wiring free from disconnection failure by forming a damage region in a spin on glass film and an insulating film on a substrate on which a first wiring is formed, eliminating a specified region, and forming a through-hole.

CONSTITUTION: On a substrate 2 on which a first wiring 1 is formed, an insulating film 3 and a spin-on glass(SOG) film 6 are formed in order. By ionimplanting addition impurity except phosphorus in the whole surface of the SOG film 6 and the insulating film 3, a damage layer 10 is formed, and at the same time, a high damage region 11 is formed at a shallow position of the region 10. After a photo resist layer 12 is formed on an SOG film 6 and patterned, specified regions of the SOG film 6 and the insulating film 3 are eliminated by dry etching using the photo resist layer 12 as a mask. Thus a through-hole 4 is formed. After the photo resist layer 12 is eliminated, a second wiring layer 5 is formed on SOG film 6, thereby connecting the second wiring 5 with the first wiring 1, via the through-hole 4.





⑩日本国特許庁(JP)

(1)特許出願公開

母公開特許公報(A)

平2-235358

®Int.CL.*
H 01 L 21/90

識別配号 庁内整理番号

❸公開 平成2年(1990)9月18日

Q 6810-5F

審査請求 未請求 請求項の数 3 (全7頁)

公発明の名称 多層配線の接続方法

创特 顕 平1-56642

②出 類 平1(1989)3月8日

台 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

の出 顧 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

四代 理 人 弁理士 大岩 增雄 外2名

明報書

1. 発明の名称

多層配線の接続方法

- 2. 特許請求の範囲
- (i) 第1配額が形成された基板上に絶縁膜を形成 したのち、この絶縁膜上にSOG(スピン・オン・グラス)膜を形成する工程と、

前記SOG膜および絶縁膜にリンを除く抵加不 純物をイオン往入してダメージ領域を形成するエ 和と

前記SOG膜上にフォトレジスト層を形成して パターニングしたのち、このフォトレジスト層を マスクとして前記第1記線上に形成された前記S OG膜および過級膜の所定領域をドライエッチン グで独去することによってスルーホールを形成す も工程と、

前記フェトレジスト離を被去したのち、第2亿 組を形成する工程と

からなることを特徴とする多層配線の接続方法。 図 前記イオン住入を複数圏に分けて行い、その うちの少なくとも1回のイオン住入を抵加不施物の住人量が1×10¹⁴~1×10¹⁷ ca⁻²、住入加速エネルギーが30~100 K e f の範囲内で行うとともに、他の回のイオン住人を抵加不協物の住入量が1×10¹²~1×10¹⁴ ca⁻²、住入加速エネルギーが50~400 K e f の範囲内で行うことを特徴とする排求項(1)記載の多層配線の接続方法。

- (3) 約記イオン注入を1回で行うとともに、終加 不能物の住人量を一定としたまま、住人加速エネ ルギーを順次増加させることを特徴とする請求項 (1)記載の多層配線の接続方法。
- 1. 発明の辞籍な説明

(直撃上の利用分野)

この発明は、半導体集積回路装置を排放する多 類配線の接続方法に関する。

(従来の技術)

従来から、半導体集積回路装置においては多層 配線を形成するとともに、これらの配線両士を必 要に応じて互いに接続することが行われている。 そして、このような多層配線の接続方法にかかる 第1 従来例としては、第4 図で示す半導体集積回 勝致置の要部新田図のように、第1 配線1 が形成 された基板2 上に独議機3 を積層して形成したう え、この逸縁機3 を積層して形成した方 では被接数3の第1 配線1 上に位置する所定 では被接数用のスルーホール4を意明けし、この では接接第1 配線5 を形成し、ホール でのち、逸縁膜3 上に第2 配線5 を形成し、ホール でのち、逸縁膜3 上に第2 配線5 を形成し、ホール を介して接続する方法が採用されている。なには を介して接続する方法が採用されている。なには を介して接続する方法が採用されている。 にはないり、このフェトレジスト 種をパターニングする写真版といわれる工程が あることはいうまでもない。

また、このような接続方法の第2 従来例としては、第5 図で示すように、始縁膜 3 上に S O G 膜 6 を塗布・焼成によって形成したうえ、ドライエッチングによって協議機 3 および S O G 膜 6 の所定領域を除去してスルーホール 4 を形成する方法がほ用されている。さらにまた、多層配線の接続

成された絶縁勝3の風曲個所7に対応する第2記 線5の所定個所に、膜厚の御いくびれ部8が形成 されてしまうことになる結果、このくびれ部8で エレクトロマイグレーションなどによる紡績不良 が発生しあくなってしまうという欠点があった。

 方法にかかる第3従来例としては、第6図で示すように、第3従来例と同様のSOG膜6を形成したのち、このSOG膜6と絶縁膜3とをウェットエッチングで除去することによってスルーホール4を形成する方法も採用されている。なお、第3従来例におけるSOG膜6の形成およびドライエッチングを除く他の手順および第3従来例におけるSOG膜6の形成を改く他の手順は、上述した第1従来例と同様である。

(免明が解決しようとする課題)

ところで、約記多層配線の技法方法にかかかる第 「従来例においては、ウェットエッチングによっ てスルーホール4の側面が第1配線1例へいく に ど決まる過度なチーパ面として形成されるので、 このスルーホール4内で第2配線5かくができる。 とはなく、十分な腰厚で形成することができる。 とはなら、十分な腰厚で形成することができる。 とは3のがある。しかし、その反面、 に第2配線5を直接的に形成する。 に第2配線5の原面を 配線1の原面とが互いに接する角部に沿って と基板2の表面とが互いに接する角部に沿って と基板2の表面とが互いに接する角部に沿って

る結果、第1従来例と同様の不都合が生じてしま う。さらにまた、これらの不都合を解摘するため に、ウェットエッチングとドライエッチングとを 併用する方法も考えられているが、制御性などに 様々の観点があるため、実用化には至っていない。

この免明は、このような現状に繋みて創案されたものであって、追縁膜上に第2配線を直接的に 形成したり、ドライエッチングでスルーホールを 形成したりすることに起因して第2配線に膜厚の 館い個所が形成されることを防止することが容易 にでき、これに伴う断線不良を招く恐れのない多 層配線の検検方法を提供することを目的としてい

(課題を解決するための手数)

この発明にかかる多層配線の接続方法は、第1 配線が形成された基板上に協縁膜を形成したのち、 この結晶膜上にSOG膜を形成する工程と、協議 膜およびSOG膜にリンを除く添加不純物をイオ ン注入してダメージ領域を形成する工程と、SO G酸上にフォトレジスト層を形成してパターニン がしたのち、このフォトレジスト層をマスクとして第1配線上に形成されたSOG膜および患縁を取の所定領域をドライエッチングで除去することによって移去したのち、第2配線を悪成するといいのスト層を除去したのち、第2配線を悪成するとなるものである。なおはななをものである。なおはななでないないないないである。ないないないないないないないないないないないないないないであり、このイオンは大いにおける低いに行うものであり、このイオンは大きしくにおける低い、アクトを関係することによって協議をあるように対していまり、ストライスを関係しているのでは、大きくなるように対しているのでは、大きくないないでは、ストラーには、大きないないでは、ストラーには、大きないないでは、ストラーにはは、ストラーにはは、ストラーには、ストラーにはは、ストラーにはは、ストラーにはは、ストラーには、ストラーには、ストラーには、ストラーにはは、ストラーにはは、ストラーにはは、ストラーにはは、ストラーにはは、ストラーにはは、ストラーにはは、ストラーには、ストラーにはは、ストラーにはは、ストラー

(作用)

とこうで、第1配線が形成された基板上に形成された地域膜およびSOG族に対して上述したようなイオン往入を行うと、住入された抵加不減物によってSOG線および地域設それぞれの内部の結合状態が破壊される結果、これらのSOG殴および地域膜の限度方向に沿う裏面側のエッチング

レートの方が第1配線側のそれよりも大きくなる。 そこで、SOC膜および晩縁膜の所定領域をドラ イエッチングで除去してスルーホールを形成する と、このドライエッチングの進行に伴ってSOG 膜および絶縁膜におけるエッチングレートの大き い部分、すなわち、これらの裏面側部分における サイドエッチングが第1配線側部分よりも早く遊 行することになる。

(実施例)

以下、この発明方法の実施例を図面に基づいて 説明する。

第1回は本発明方法に基づいて製造された半導体集積回路装置を示す要部断値図であり、第2図(a)~(a) は本発明方法の平域を示す工程断回図である。なお、これらの図において、第4回ないし第6回で示した各従来例と同一の符号は、互いに同一もしくは相当する部分を示している。

本発明方法に基づいて製造された半導体無検凹 斯装置を構成する基板 2 上の所定位置には第1配 繰1が形成されており、この基板 2 上に検罪して

形成された絶縁酸3と、これを覆って形成された SOG膜6との第1配線1上に位置する所定様様 には配線接続用のスルーホール4が形成されてい る。モレて、このSOG膜6上には第2配線5が 形成されており、この第2配線5と第1配線1と は互いにスルーホール4を介して接続されている。

つぎに、第2図(a)~(d)に基づいて本発明に かかる多層配線の接続方法を説明する。

① まず、第2図(a) で示すように、第1配線 L が形成された基板を上の全面にわたって路線膜3 を形成したのち、この路線膜3上にSOG(スピン・オン・グラス)を塗布して鏡成することによって路線膜3を置うSOG膜6を形成する。

 つきに、第2回(b) で示すように、SOG膜 6および絶縁膜3の全面に対してリン(P)を映 く然加不純物をイオン注入する。そして、このイ オン注入は、添加不純物の注入量が1×10¹⁸~1 ×10¹⁸ cm⁻¹⁸で、かつ、注入加速エネルギーが50~ 400 KeVとなるように制御しながら行う。そこで、 これらのSOG膜6および絶縁膜3には、その膜

© さらに、第2図(c) で示すように、SOG膜 6 および絶縁膜 3 の全関に対してリン(P)を験 (必加不減物をイオン住入する。そして、この際 のイオン注入は、感加不減物の住入量が1×10¹⁴~1×10¹¹ m⁻¹で、かつ、注入加速エネルギーが 30~100 KeVの範囲内で行う。その結果、これらの SOG膜 6 および絶縁膜 3 に別成された低ゲノ

ージ領域10内の表面値には、第3回における一点領域で示す不確物プロフィールから明らかなように、抵加不援物の遺皮がより高く、その内部の結合状態がより大きく破壊された高ゲメージ領域11(個における逆向きの斜線部分)が形成でれることになる。すなわち、これもののもおよびのになるの工程におけるイオン住人では、抵加不統例の社ど、また、往人加速エネルギーが大きいほど、SOG股6および絶縁膜3の限序方向に沿う深い位置に係がメージ領域10を形成するとともに、そのはバウェに高ゲメージ領域11を形成している。

 8) そこで、フォトレジスト第12を除去したのち、SOG酸6上に第2配線5を形成すると、この第2配線5は十分な膜序のままでスルーホール4を介して第1配線1と接続されることになる。その結果、第1図で示すような半導体集後回路装置の要節構造が得られる。

ところで、以上の説明においては、イオン住人

ものおよびのの工程で示す 2 画に分けて行うとと もに、1回目のイナンは入であるのの工程におけ る添加不能物の往入量を1×10**~1×10**ca-*、 注入加速エネルギーを50~ 400 K eVの範囲内とす る一方、2回目である四の工程での抵加不能物の 住入量を1×10**~1×10**cm**、住入加速エネ ルギーを30~ 100 K eVの範囲内としている。しか · し、のおよびのの工程は逆であってもよく、また、 このイオン注入を3回以上に分けて行ってもよい。 そして、イオン住入を3回以上に分けて行う場合 には、そのうちの少なくとも1回のイオン住人に おける低加不純物の住入量が1×10**~1×10** ca・1、让人加速エネルギーが30~ 100 Ke∜の範囲 内となる一方、他の町のイオン往入における添加 不純物の住入量が1×10**~1×10**cm-*、住入 加速エネルギーが50~ 400 K eVの範囲内となるよ うにすればよい。さらにまた、イオン住人を1回 で行うとともに、抵加不能物の住入量を一定とし たまま、住人加速エネルギーのみを順次増加させ てもよく、このようにすれば、SOG駅6および

結構限3の酸厚方向に拾う集団側から第1配線1 側に向かって結合状態の破壊が徐々に低下したダメージ領域(図示していない)を形成することが可能となる。

また、本発明方法のイオン往入において用いる 近加不統物からリン(P)を除いているのは、つ ぎのような理由に基づくものである。すなわち、 抵加不能物として比較的質量の大きな元素である ヒ素(As)やアンチモン(Sb)を用いる場合 にはSOGH6および絶縁膜3にダメージを与え 易く、キウ素(B)はA * などに比べて取り扱い 上の危険性が少なく、また、不活性ガスであるア ルゴン(Ar)を用いる場合にはSOG頭6およ び絶縁膜3の内部に注入されたのちの化学的安定 性が良好となる利点があるので、これらの元素を 必要に応じて使い分けることになる。しかしなが ら、添加不減物としてリン(P)を用いた場合に は、技人されたPがSOG鱧8の裏面付近に存在 していると、このPが外気中の水分や製造プロセ スで使用される水と反応してリン酸に変わり易く、

特開平2-235358 (5)

棚々の不都合を招く思れがあるため、好ましくないことになる。

(発明の効果)

したかって、SOG酸および絶縁膜の所定領域をドライエッチングで除去してスルーホールを形成すると、このドライエッチングの進行に伴ってSOG膜および絶縁膜におけるエッチングレートの大きい部分、すなわち、これらの裏図側部分に

は新3従来例によって得られた半選体業績回勘装 置を示す要都斯面図である。


図における1は第1配線、2は蒸板、3は独雄 腰、4はスルーホール、5は第2配線、6は80 G腰、10は低ダメージ領域、11は高ダメージ 領域、12はフォトレジスト層である。

なお、図中の関一符号は、互いに同一もしくは 相当する部分を示している。


化理人 大岩 堆雄


おけるサイドエッチングがその第1 配線例部分よりも早く進行することになる結果、スルーホールの側面が第1 配線側へいくほど狭まる過度なテーパ田として形成されることになる。その結果、SOC限上に形成されるほとにはほに従来例、特に、類2 健来例のような腰厚の違い個所が形成されることを有効に防止することができ、斯線不良というような不都合の発生を招くことがないという効果が得られる。

4. 図面の簡単な説明



第 2 図 (c)





1:第1配線

2:56

3:絶縁膜

4:スルーホール


5:第2配罐

6 : S O G #


10:佐グメージ領域

| | | | | 高ダノージ領域







新 2 図 (d)




第3図




第 2 図 (e)



A 🛚



特開平2-235358 (7)



8 8

